|
54楼
楼主 |
发表于 2024-8-25 13:05
|
只看该作者
来自 江苏苏州
本帖最后由 xxbin1911 于 2024-8-25 13:25 编辑
继续上贴未说完的
转盘<--- 60微秒数据/10毫秒空闲/皮秒级的方波抖动 --> USB界面 (异步FIFO/ReClock) -> ASRC DAC (100MHz异步超采样,ASRC)
这中间已经有至少2次异步的处理,异步USB界面,以及DAC的异步超采样。
异步有个功能就是De Jitter,就是基本隔绝输入Jitter。
USB信号的Jitter,并不能等同于转盘播放软件通过DMA发送数据的Jitter,当然,这些Jitter在异步USB面前都应该能被处理掉绝大部分,特别是USB信号本身的Jitter,那个对USB界面的影响按照上面的时间精度来算大概就是1/100,经过异步USB界面处理之后还能剩下到原来的1/100不?,我不相信这剩下的1/10000影响经过DAC的异步超采样之后还能被人听出来。USB Jitter在这条路径中影响真的是微乎其微,还是电磁干扰的影响大得多,USB设备的晶振,电磁辐射越小越好,精度真的不用去纠结。
而说到DAC的异步超采样,ESS有个相关的专利,我简单浏览过那个专利,实际上专利上根本没有提及到输入端的Jitter(毕竟从技术的角度来说,都进FIFO BUFFER了再出来,输入端的Jitter就不是需要考虑的问题了)
这个专利,其实是在讲一个问题,44.1K SRC 到 100M,并不是整数倍的关系,也因此会有一些输入的信号会落在输出的两个时间点之间,比如输出的A点和B点间那个时间点,可能会有个输入信号,这个专利就是讲怎么通过数学的方式来计算输出,让A点(在输入数据还未到达的情况下)发生一些变化(让伪影尽量的小)。这个在输入数据还未到达的情况并不是Jitter产生的,而是因为输入输出采样率不是整数倍导致的。
这个专利,能通过数学计算让输出波形尽量真实的反馈出输入信号的波形,但是有些人不乐意了,说这不就是破坏了Bit-Perfect么?是的,严格来说是这样的,但是看看44.1K和100M之间的倍数就知道了,会导致输入出现在输出的A和B之间的点位并不会多,即便出现了在A和B的中间,它产生的伪影(简单的理解就和原始信号误差的面积)也不大(因为输出频率实在太高了),再加上一些数学的处理来降低伪影,那么出来的效果就已经很接近完美了。
这样的超高频率过采样的技术,在输入信号出现在输出的A和B之间这种情况以外,都可以认为是完全的Bit-Perfect的,只有当输入信号处于A和B之间时有计算,如果用44.1K和100M来算,那大概就是连续2000多次完美的,1次接近完美的,如此反复。你能听出来么?我完全不行。。。其实人的耳朵挺木的,人眼睛分辨率高,耳朵很糊,而且对声音的细节记忆很差。
|
|