I2S之利弊分析 IIS及DAC简要说明

声威电声

以下观点纯属个人见解，如有雷同不胜荣幸，如有异议尽情喷来！
I2S信号音频传输的不二选择，音频领域的绝对霸主。
广州疫情期间封控在家，闲来无事对I2S有了更深的了解，陆陆续续推出了一些DAC的解码主板，目前几乎涵盖了全部20位及以下所有的芯片。至此也对I2S的利弊做一些剖析。本想写一写破除DAC迷信三要素，后来想想算了。恐怕又要冲击很多人的利益，每天不想过着脸红心跳不得安生的日子。那么下面就用I2S抛砖引玉间接了解一下DAC的工作过程。I2S的利与弊剖析现在开始，小板凳走起！
I2S的利———不需要外部时钟的支持(此处应该直接被喷)，注意是外部时钟MCLK简称MCK。喷友会直接挑战，PCM1794,AD1852,SAA7350都有MCLK或者晶振引脚那是什么？别着急听我慢慢道来。首先还是了解一下DAC的解码。从后向前推。20位及以下的DAC芯片，大都采用PCM编码方式。采用R2R方式还原，R2R是什么？好多小白一头雾水，觉得太高大上了。在此做下个人分析见解，个人认为有两种解释，其一：在英文谐音里面2是TO的意思。就是一个电阻传输给另一只电阻，其二：第一个R为基础电阻，第二个2R为他的2倍，第三个亦然，以此类推可以实现8421码的电压转换。总之不管是怎么解释都是电阻的含义。此处应该被喷，拉倒吧！TDA1541AS2那么贵，别告诉我其实我就是花了上千元买了一堆电阻回家。你还别不信。还真是这个道理。书归正文，在我所开发的解码主板上面，时常看到一些英文标注信息，首先GND信号。这个是数字以及模拟的地线，如果这个都不懂的小白可能要重新背上书包返回青涩的校园从头开始学习了。其次是CLK或CP标注，这个是DAC工作的时钟信号，注意这个不是前面说的MCLK。而是解码板上面的时钟不要混淆。再次是LE信号即使能输出，好多朋友对LE不了解，再此做下解释，LE为使能输出，不懂？使之能够输出。还不懂？使之能够完美无缺心无旁骛的输出。现在这下应该明白了吧！最后标注的是L+L-和R+R-，也有时候只有一个正信号所标注为DL+或DR+代表着音频数据编码信号的左右声道信号。凡是L和R成对出现即是声道信号。那么他们是怎么工作的呢？下面就来复杂的介绍一下！编码解码用到的都是码，今天我也用马来给大家做个完美解释。DAC的工作原理和赛马如出一辙，我想大家势必都看过赛马节目。那么今天就用赛马来剖析DAC的工作步骤和环节。让您在看到那对英文注释的时候了解其工作原理。也就很容易解释清楚为什么I2S信号不需要那个令人头疼的MCLK信号了。首先要准备16匹宝马良驹，以模仿最基本的CD格式的16位音频信号。16匹良驹已经到位，那么就是赛场了。动物比赛和我们人类不同。必须做好管理工作。因为他们听不懂我们说什么。所以要准前场门和后场门，前场门是用来比赛，后场门是用来方便动物集结。前后场门中间是16间马厩。如果说到这里有些喷友不懂。那么就好好打开电视机看一下动物比赛。尤其赛马比赛。看完再继续拜读。赛场需要有人管理。那么就有二位管理人员负责，后场由一个叫CLK的人负责有个绰号叫CP。前场吹哨人叫做LE，这厮脾气暴躁不允许别人给他起外号，所以他只有一个名字。比赛准备开始了。首先后场的CLK打开第一个马厩的门让第一匹宝马进入，由于是第一匹所以CLK给他取了一个好听的名字叫MSB。然后CLK打开第二个马厩的门放入第二匹宝马，以此类推放入15匹之后，到了最后一匹第16匹CLK同样给他取另外一个名字叫LSB。这样开始和结尾都有名字可以完美的诠释整场比赛参赛马匹的数量为16匹。安放完马匹之后CLK也就是CP任务结束，回场休息等待下一批参赛选手的到来。接下来脾气暴躁的LE登场。随着LE的一声哨响。LE打开全部16个马厩的前场门，16匹骏马犹如滔滔江水奔腾而出。至此信号部分描述完毕。到这里应该有喷声。R2R方式的DAC的工作不是以16匹骏马的速度作为评判标准，而是统计出席马匹到达终点的数量。有喷友会说。万一比赛过程中有一匹马中途暴毙死在途中怎么办，没有到达终点我们管这个死掉的马匹叫做乱“马”，如果有这种情况出现你的DAC芯片也要更换了，直接丢进历史的垃圾桶。接下来要选取一个相对标准的DAC来做参考，那就肯定要最初心的设计了。PCM53大多是一个老旧的无人问津而我却觉得津津有味的芯片作为此次赛马节目的收官者。选取其电压版本可能更为合适，因为电流和电压输出没有过多区别。仔细想想PCM53输出电压又太高。最后还是决定使用PCM52相对较低的电压来做剖析。喷子说：“版主你太善变了，这么一分钟不到换了2个女主角了”?当然了，选美赛场有个规则，谁漂亮让谁上，我又何尝不是！PCM52是正负5V输出的芯片，所以内部首先要有一个精度颇高的10V基准电压源，此电压源可以和SZA263相媲美！然后在准备一堆分压电阻即所谓的R2R电阻串联取值方式排列，这样可以输出不同电压值。好了继续上面的马匹节目。因为是统计16匹马是否来到终点。所以时序电路会识别。有多少匹马到达。当CLK也就是绰号CP那个人，一匹马也没放进来，那么比赛结果不言而喻全部是0。那么DAC的输入就是0000000000000000注意数我也不清楚是不是十六个0。十六个0，对应PCM52电压输出列表是+4.999848V，当CLK那个老家伙所有马匹全部放入也就是全部参加比赛输出为十六个1，那么对应PCM52电压输出列表是-5.00000V，由此大家也就是明白根据马匹的数量不同输出电压介于+4.999848V只-5.00000V之间，一匹马代表+152uV，这样也就可以完美演绎出正玄波信号。电流输出亦然。LE的44100频率足够音频领域应用所需。至此来看没发现MCLK的一点踪影。那么为什么还有这个信号的存在呢？似乎他就不应该出现才对。有两种情形需要借助MCLK的帮助。第一种，CD内部时钟总线，CD内部不是一枚芯片搞定所有。而是通过不同芯片的放大还原编码解码才完成从激光信号到数字信号的转换。那么所有芯片必须工作在统一协调下才能正常工作。这个就必须使用统一的时钟即MCLK绰号MCK。第二种，在一位DAC解码或者DSD模式下必须有一个高频信号作为时钟才能传输对应的位信号，此时I2S的BCK信号频率只有2.8224M，无法对一位DAC时钟需求的5.6448M进行供给。所以就需要借助一个更高频率的MCLK信号分频取得。说到哪里写到哪里是我一贯的风格，那么再说说万一I2S遇到了一位DAC怎么办。目前就我个人而言有三种途径获取MCLK信号使之能够支持1位DAC解码的5.6448M需求。第一种，采用门电路直接将BCK信号也就是所谓的CLK马官那个看门的前身信号，直接生成倍频信号至11.2896M或16.9344M，但是有风险，利用门电路升频，信号的抖动非常明显所以大都不会采用。第二种，采用BCK信号控制PLL锁相环电路，这样的方式即解决了抖动难题也达到了预想的目的，不过PLL过于复杂元器件众多。PLL自身还需要一个高精度的基准，最主要是投资太大。第三种，就是我之前设计的PCM69所采用的，用喷友的话说，怼上一枚晶振，直接解决。减少了投资增加了可行性。这不是很好的方法么？综上所述I2S不需要外部时钟，因为他已经有时钟了而且是一个低频稳定性好的分离时钟信号。那么到了重头戏了。I2S信号又怎么解释呢？我的板上面同样有标注，第一个GND。恐怕智障此时也知道了地线。恭喜你会抢答了。第二个BCK信号。这个就是DAC需要的CLK前身。只是DAC的CLK是经过切割之后的信号。也就是只取声道有效位上面的BCK，就是16匹马用到的后场管理人，多余部分全部切除，也就是毙掉其他多余的人。第三个信号LRCK信号即左右声道字节控制信号也有人成为WCLK即字节时钟。这么说太高大上。白话来说就是告诉你哪个是左声道。那个是右声道。处理之后这个信号将变成LE信号。就是脾气暴躁的发令人。第四个信号DATA的信号。这个信号是混合信号。混合左右声道的传输信号。对于这个信号就是I2S的弊端。下么介绍一下I2S的负面。
I2S的弊———音频信号错位，右声道延时32个时钟传输。人都有两只耳朵。接收的信息是对称的。但是如果有一个耳朵听到的声音明显慢半拍对于普通人来说不算什么，可是对于发烧友来说简直不能容忍。但是I2S的DATA因为只有一条线，所以不可能做到左右声道完全对齐。这样就使得R声道信号延迟了32个BCK的时钟周期。虽然说延时时间很短几乎可以忽略不计。但是追求极致的朋友肯定会想尽一切办法解决。这也是我攻关的主要课题。此处喷子又怀疑是广告。那就请勿走开广告之后更加精彩。书归正文，I2S的声道位对齐是关键，所以才有了一些门电路来对齐。不过现在20位以下的芯片全部做过了。下面就走向更高的台阶，去攻克24位芯片。那么问题来了。24位芯片可不是个乖乖女，只有一组标准I2S格式输入。说到这里又要扯开话题。什么是标准I2S输入。飞利浦说了。那是俺的专利，只要是飞利浦格式的I2S那么就是标准的I2S输入。经过疫情期间研究发现不然，但是飞利浦格式有个最大的优点。就是在传输声道位之前传输一个空位，就是这个空位给了我无限的展示空间。我想也是世界共鸣。凡是DSP解码或者门电路处理的都是借助这个空位来实现的。没有这个空位恐怕很难实现其他的设计思路。那么到底这个是不是我心中的标准信号。既然这么问了。答案肯定不是。在我心中标准的I2S是右对齐，为什么这么说。凡是处理过的音频信号进入DAC之前仔细想想。是不是都经过那个吹哨人LE的最终使能才全部输出。那么这些信号是什么样式？是不是都是在最后一匹马那里？即在放完LSB这匹马之后才是LE。那么是不是都是以LSB为标准最后一位的右对齐？I2S的右对齐格式是已经帮你对齐了右侧。LSB自动就是在LE之前的，而且无需延时。书归上文，24位只有一组DATA输入。那么就我个人来说不允许一个不对齐位的左右声道进入我的领域，那么他只有一组输入怎么办，答案只有一个，利用两片。喷友会问，你做那么多DAC解码大部分全部是都是平衡输出。这次没了用武之地了吧？不然，I2S也可以平衡的。只是你没有想到。后续我设计的主板都是I2S平衡版本的。而且和之前方式相同，单芯片平衡，即一枚L一枚R。此处应该有广告。广告之后更加精彩。这样就解决了I2S声道位不对齐的弊病。此处可以引来无数骂声。那么我的I2S平衡不是凭空想的。有空的朋友可以翻看一下。不用翻看也可以，我上传一个图片就是AD1852芯片说明书第17页，单通道模式I2S对齐输出介绍。就是以这个位蓝本设计的I2S平衡输出主板。接下来上传一个PCB板图。AD1852的时序做的好，好在（此处应该加标点，无奈初中学历不知道加什么号能给两个在分开）在LRCK信号低电平时传输一个24位L正之后，在I2S信号LRCK高电平是传输这个L信号的平衡负信号。这样解码的L声道就是平衡正，R声道就是平衡负了。解决困扰我多时的I2S平衡模式问题。至此利弊分析结束，更多DAC芯片等待测试，期待大家关注。