|
|
hibiki界面,数字音频界面,两级FIFO数据重整:USB信号先经CPLD完成第一级FIFO数据缓冲与重整,再送入FPGA进行第二级大容量FIFO处理,可直接修正UAC传输中出现的数据包错位、丢失问题,避免数据不完整直接传递到输出端。
其实好多厂商都把数字音频界面最核心的东西做跑题了,真正的好数字音频界面不是输入输出接口一大堆然后价格上去了就可以的,那是不切实际的,我对数字音频界面的要求就是USB输入这里要专门支持的软件,首先,它的隔离电路部分主要是为了避免环路地噪声干扰的,工作原理就是在光纤收发器另一端的电脑操作系统里的播放软件读取并解压的音频文件可以封装包发送,这里面将会有USB效验机制保证数据能无损的通过光纤USB收发器发送到数据界面的USB接收芯片的缓存中去,然后缓存芯片再将USB接收进来的数据包效验回传到电脑的播放软件进行无损效验,随后再将PCM格式的数据包发送到界面里第二重要的数据缓存芯片中去,这颗缓存芯片会自带纠正数据的时序并将其转换成I2S信号,然后再依照外部时钟将其发送到第一重要的FPGA时钟树芯片去,这颗芯片对时钟的要求就极高了,它需要通过锁相环电路时刻同步的播放着它所缓冲进来的I2S信号并且缓存芯片读取过程中如果出现错误也会直接毫不留情的继续下去,所以这里的缓存芯片就像CD机的转盘和光头那样,也像开盘机的磁头和正在滚动的开盘磁带一样,此时外部时钟就像开盘磁带机的主轴电机,缓存芯片的质量就像开盘磁带和磁头,这两个核心部件和其内部的时钟树电路都对音质影响最为致命,也是整个数字音频界面的核心它将会直接变成I2S信号直接输出去,同时也会转换成同轴和差分同轴信号AES-EBU输出去了有这些接口就够了,随后,你要将时钟树电路和独立时钟输入口和模式设计好,比如外部时钟输入要有锁相环电路再驱动FPGA对齐I2S信号并锁定时钟来输出,确保最100%对齐时钟信号来输出,这样信号的素质就会直接取决于时钟的素质了,所以这就是为什么我对界面的要求就是要有I2S信号输出口和一个同轴接口加AES和一个外置时钟输入接口和一个USB接口就够了的原因了
|
|